Google TPU v4
チップ
AIアクセラレーター
前世代
The TPU generation that proved optical circuit switching at 4,096-chip scale.
これはチップのレコードです。このプロセッサの概要、主要スペック、設計・製造・部品供給を担う企業、および用途を紹介します。
TPU v4 pods connected 4,096 chips through reconfigurable optical circuit switches — Google's bet that the network, not the chip, defines a training machine. PaLM was trained across two v4 pods. Its published 275 BF16 TFLOPS per chip trailed contemporary GPUs, but pod-scale efficiency was the point.
仕様・主要事実
各数値には根拠の種別を明記しています：ベンダー仕様、ベンダー主張、報道値、推定値、または公式値。「非公開」とある場合はその通りであり、当サイトが値を創作することは一切ありません。
Overview
Designer
Google
Family
Tensor Processing Unit
Deployed
2020; described publicly 2021–2023
メモリ
Memory
32 GB HBM2Vendor spec
Memory bandwidth
1.2 TB/sVendor spec
コンピュート
BF16
275 TFLOPSVendor spec
INT8
275 TOPSVendor spec
電力
Typical chip power
~192 W (paper figure)Published paper
Physical
Pod scale
4,096 chips via optical circuit switchingPublished paper
スタック全体とのつながり
このレコードのリンク一覧 — グループをクリックするとジャンプします。
製造元
メモリ技術
後継製品
前身製品
競合製品
出典
レコードのレビュー時点： 2026-01-15 — 表示 調査手法.