★
Menu
Accueil Comment c'est construit Watchlist La pile
Matériel PucesComparer les puces Serveurs & systèmesRéseau MémoireFonderies & Packaging Refroidissement
Infrastructures Data centersAlimentation ProjetsCloud et calcul GPU
Intelligence Modèles IALogiciels Produits IABenchmarks Articles de rechercheJeux de données Concepts
Écosystème EntreprisesActions PersonnesChronologie TendancesAvenir de l'IA
Formation Actualités Interroger les données Agents IA
À propos À propos de nous Méthodologie Données & API Avertissement
Options
DONNÉES & API

Accès JSON gratuit en lecture seule aux données en cache du site.

Mode sombre

Vue guidée
Nouveau dans l'univers des puces, des data centers et du jargon des modèles ? Nous expliquons les termes clés au fil de votre navigation, en langage clair. Les mêmes données, avec l'aide intégrée.

Vue expert
Vous connaissez déjà le sujet. Juste les données : claires, rapides et concises, sans explications superflues. Il s'agit de la vue par défaut.

Langue de l'interface
‹ Retour
Accueil › Technologies › TSMC N2 (2 nm)

TSMC N2 (2 nm)

Technologie Nœud de procédé

Gate-all-around arrives: volume production from late 2025.

Vous consultez une fiche technologie : un composant fondamental du matériel IA — ce qu'il fait, qui le fabrique, et quels chips et systèmes l'utilisent.

N2 is TSMC's first gate-all-around nanosheet node, entering volume production in late 2025 with reported record tape-out demand — the process the 2027 accelerator generation will compete for. A16, with backside power delivery, follows in late 2026.

Comment cela s'articule avec le reste de la chaîne

Les liens de cette fiche en un coup d'œil — cliquez sur un groupe pour y accéder directement.

Maintenu par

Successeur de

Sources

TSMC technology ↗

Fiche examinée au 2026-01-15 — voir Méthodologie.