★
メニュー
ホーム 構築の仕組み ウォッチリスト スタック
ハードウェア チップチップを比較する サーバー・システムネットワーク メモリファウンドリーとパッケージング 冷却
施設 データセンター電力 プロジェクトクラウド・GPU コンピューティング
インテリジェンス AIモデルソフトウェア AI製品ベンチマーク 研究論文データセット一覧 概念一覧
エコシステム 企業一覧株式 人物タイムライン トレンドAIの未来
学ぶ ニュース データに質問する AIエージェント
概要 サイトについて 調査手法 データ&API 免責事項
オプション
データ&API

サイトのキャッシュデータへの無料読み取り専用JSONアクセス。

ダークモード

ガイドビュー
チップ、データセンター、モデルの専門用語に不慣れな方へ:閲覧しながら重要な用語をわかりやすく解説します。同じデータを、ヘルプ付きでご利用いただけます。

エキスパートビュー
あなたはすでに全体像を把握している。データだけをお届けします。クリーンで、速く、コンパクトに。余分な説明は不要。これがデフォルト表示です。

表示言語
‹ 戻る
ホーム › チップ › SambaNova SN40L

SambaNova SN40L

チップ AIアクセラレーター 出荷中

A three-tier memory design: SRAM, HBM and terabytes of DDR on one accelerator.

これはチップのレコードです。このプロセッサの概要、主要スペック、設計・製造・部品供給を担う企業、および用途を紹介します。

The SN40L attacks large-model serving with memory hierarchy: 520 MB of SRAM, 64 GB of HBM and up to 1.5 TB of DDR per socket, letting one 8-socket node hold trillion-parameter model collections and switch between them instantly. SambaNova sells full racks and a cloud, targeting enterprises and sovereign buyers.

仕様・主要事実

各数値には根拠の種別を明記しています:ベンダー仕様、ベンダー主張、報道値、推定値、または公式値。「非公開」とある場合はその通りであり、当サイトが値を創作することは一切ありません。

Overview

Designer SambaNova Systems
Announced September 2023

Manufacturing

Foundry / process TSMC N5, chipletVendor spec

メモリ

Memory tiers 520 MB SRAM + 64 GB HBM + up to 1.5 TB DDR5 per socketVendor spec

コンピュート

BF16 638 TFLOPSVendor spec

スタック全体とのつながり

このレコードのリンク一覧 — グループをクリックするとジャンプします。

設計者

製造元

競合製品

出典

SambaNova SN40L ↗

レコードのレビュー時点: 2026-01-15 — 表示 調査手法.