★
メニュー
ホーム 構築の仕組み ウォッチリスト スタック
ハードウェア チップチップを比較する サーバー・システムネットワーク メモリファウンドリーとパッケージング 冷却
施設 データセンター電力 プロジェクトクラウド・GPU コンピューティング
インテリジェンス AIモデルソフトウェア AI製品ベンチマーク 研究論文データセット一覧 概念一覧
エコシステム 企業一覧株式 人物タイムライン トレンドAIの未来
学ぶ ニュース データに質問する AIエージェント
概要 サイトについて 調査手法 データ&API 免責事項
オプション
データ&API

サイトのキャッシュデータへの無料読み取り専用JSONアクセス。

ダークモード

ガイドビュー
チップ、データセンター、モデルの専門用語に不慣れな方へ:閲覧しながら重要な用語をわかりやすく解説します。同じデータを、ヘルプ付きでご利用いただけます。

エキスパートビュー
あなたはすでに全体像を把握している。データだけをお届けします。クリーンで、速く、コンパクトに。余分な説明は不要。これがデフォルト表示です。

表示言語
‹ 戻る
ホーム › チップ › Graphcore Bow IPU

Graphcore Bow IPU

チップ AIアクセラレーター 過去の記録

The wafer-on-wafer pioneer whose company became SoftBank's AI chip arm.

これはチップのレコードです。このプロセッサの概要、主要スペック、設計・製造・部品供給を担う企業、および用途を紹介します。

Graphcore's Bow IPU was the first production chip to use wafer-on-wafer 3D stacking (with TSMC), putting a power-delivery die under the compute die. The IPU's 1,472 cores and on-chip SRAM anticipated later designs, but the company missed the LLM wave commercially and was acquired by SoftBank in 2024 — its team now builds AI silicon inside the SoftBank/Arm orbit.

仕様・主要事実

各数値には根拠の種別を明記しています:ベンダー仕様、ベンダー主張、報道値、推定値、または公式値。「非公開」とある場合はその通りであり、当サイトが値を創作することは一切ありません。

Overview

Designer Graphcore
Status Historical — company acquired by SoftBank (2024)

Manufacturing

Process TSMC N7 with wafer-on-wafer stackingVendor spec

メモリ

On-chip memory 900 MB SRAMVendor spec

コンピュート

FP16 350 TFLOPSVendor spec

スタック全体とのつながり

このレコードのリンク一覧 — グループをクリックするとジャンプします。

設計者

製造元

所有者

出典

Graphcore ↗

レコードのレビュー時点: 2026-01-15 — 表示 調査手法.