★
Menú
Inicio Cómo se construye Lista de seguimiento El stack
Hardware ChipsComparar chips Servidores y sistemasRedes MemoriaFundiciones y empaquetado Refrigeración
Instalaciones Centros de datosEnergía ProyectosCloud y cómputo GPU
Inteligencia Modelos de IASoftware Productos de IABenchmarks Artículos de investigaciónConjuntos de datos Conceptos
Ecosistema EmpresasAcciones PersonasCronología TendenciasEl futuro de la IA
Aprender Noticias Consulta los datos Agentes IA
Acerca de Sobre nosotros Metodología Datos y API Aviso legal
Opciones
DATOS Y API

Acceso JSON gratuito de solo lectura a los datos en caché del sitio.

Modo oscuro

Vista guiada
¿Nuevo en el mundo de los chips, los centros de datos y la jerga de modelos? Explicamos los términos clave mientras navegas, en lenguaje claro. Los mismos datos, con la ayuda integrada.

Vista experta
Ya conoces el stack. Solo los datos: limpios, rápidos y compactos, sin explicaciones adicionales. Esta es la vista predeterminada.

Idioma de la interfaz
‹ Atrás
Inicio › Chips › Graphcore Bow IPU

Graphcore Bow IPU

Chip Acelerador de IA Histórico

The wafer-on-wafer pioneer whose company became SoftBank's AI chip arm.

Estás viendo un registro de chip: qué es este procesador, sus especificaciones clave, quién diseña, fabrica y suministra sus componentes, y dónde se utiliza.

Graphcore's Bow IPU was the first production chip to use wafer-on-wafer 3D stacking (with TSMC), putting a power-delivery die under the compute die. The IPU's 1,472 cores and on-chip SRAM anticipated later designs, but the company missed the LLM wave commercially and was acquired by SoftBank in 2024 — its team now builds AI silicon inside the SoftBank/Arm orbit.

Especificaciones y datos clave

Cada cifra está etiquetada según su base: especificación del fabricante, declaración del fabricante, dato publicado, estimación u oficial. "No divulgado públicamente" significa exactamente eso — nunca inventamos valores.

Overview

Designer Graphcore
Status Historical — company acquired by SoftBank (2024)

Manufacturing

Process TSMC N7 with wafer-on-wafer stackingVendor spec

Memoria

On-chip memory 900 MB SRAMVendor spec

Cómputo

FP16 350 TFLOPSVendor spec

Cómo se conecta con el resto del stack

Los enlaces de esta ficha de un vistazo: haz clic en un grupo para ir directamente a él.

Diseñado por

Fabricado por

Propiedad de

Fuentes

Graphcore ↗

Registro revisado a fecha de 2026-01-15 — ver Metodología.