Google TPU v1–v3
The originals: the 2015 inference ASIC that started the custom-silicon era.
Bạn đang xem hồ sơ chip: bộ xử lý này là gì, các thông số kỹ thuật chính, ai thiết kế, ai sản xuất và cung cấp linh kiện, và nó được sử dụng ở đâu.
Ảnh: Zinskauf · CC BY-SA 4.0 · Wikimedia Commons
TPU v1 (deployed 2015, revealed 2016) was a 28 nm inference ASIC built in 15 months after Google calculated that voice search at scale would otherwise require doubling its data centers. v2 (2017) added training, HBM and the first pods; v3 (2018) went liquid-cooled at 1,024-chip scale and trained early BERT-era models. Together they proved a hyperscaler could out-build the merchant market for its own workloads — the argument every custom AI chip since has followed. AlphaGo ran on TPUs when it beat Lee Sedol in 2016.
Thông số kỹ thuật & dữ liệu chính
Mỗi số liệu được gán nhãn theo cơ sở: thông số kỹ thuật từ nhà cung cấp, tuyên bố từ nhà cung cấp, đã được báo cáo, ước tính, hoặc chính thức. "Không được công bố công khai" có nghĩa đúng như vậy — chúng tôi không bao giờ bịa đặt số liệu.
Overview
Điện toán
Kết nối của mục này với phần còn lại của hệ thống
Các liên kết của hồ sơ này trong nháy mắt — nhấp vào một nhóm để chuyển đến nhóm đó.
Thiết kế bởi
Được dùng để huấn luyện
Được kế nhiệm bởi
Liên quan
Nguồn
Hồ sơ được xem xét tính đến 2026-01-15 — xem Phương pháp luận.