Google TPU v1–v3
The originals: the 2015 inference ASIC that started the custom-silicon era.
Está a ver um registo de chip: o que este processador é, as suas especificações principais, quem o concebe, quem o fabrica e quem fornece os seus componentes, e onde é utilizado.
Foto: Zinskauf · CC BY-SA 4.0 · Wikimedia Commons
TPU v1 (deployed 2015, revealed 2016) was a 28 nm inference ASIC built in 15 months after Google calculated that voice search at scale would otherwise require doubling its data centers. v2 (2017) added training, HBM and the first pods; v3 (2018) went liquid-cooled at 1,024-chip scale and trained early BERT-era models. Together they proved a hyperscaler could out-build the merchant market for its own workloads — the argument every custom AI chip since has followed. AlphaGo ran on TPUs when it beat Lee Sedol in 2016.
Especificações e dados principais
Cada valor é rotulado pela base: especificação do fabricante, declaração do fabricante, reportado, estimativa ou oficial. "Não divulgado publicamente" significa exatamente isso — nunca inventamos valores.
Overview
Computação
Como este elemento se liga ao resto da stack
As ligações deste registo num relance — clique num grupo para ir diretamente até ele.
Concebido por
Usado para treinar
Sucedido por
Relacionados
Fontes
Registro revisado em 2026-01-15 — ver Metodologia.