Google TPU v1–v3
The originals: the 2015 inference ASIC that started the custom-silicon era.
U bekijkt een chip-record: wat deze processor is, de belangrijkste specificaties, wie hem ontwerpt, produceert en van onderdelen voorziet, en waar hij wordt ingezet.
Foto: Zinskauf · CC BY-SA 4.0 · Wikimedia Commons
TPU v1 (deployed 2015, revealed 2016) was a 28 nm inference ASIC built in 15 months after Google calculated that voice search at scale would otherwise require doubling its data centers. v2 (2017) added training, HBM and the first pods; v3 (2018) went liquid-cooled at 1,024-chip scale and trained early BERT-era models. Together they proved a hyperscaler could out-build the merchant market for its own workloads — the argument every custom AI chip since has followed. AlphaGo ran on TPUs when it beat Lee Sedol in 2016.
Specificaties & kernfeiten
Elk cijfer is voorzien van een bronvermelding: vendor spec, vendor claim, reported, estimate of official. "Not publicly disclosed" betekent precies dat — wij verzinnen nooit waarden.
Overview
Rekenkracht
Hoe dit aansluit op de rest van de stack
De koppelingen van dit record in één oogopslag — klik op een groep om er naartoe te springen.
Ontworpen door
Gebruikt om te trainen
Opgevolgd door
Gerelateerd
Bronnen
Record beoordeeld per 2026-01-15 — bekijk Methodologie.