Google TPU v1–v3
The originals: the 2015 inference ASIC that started the custom-silicon era.
Estás viendo un registro de chip: qué es este procesador, sus especificaciones clave, quién diseña, fabrica y suministra sus componentes, y dónde se utiliza.
Foto: Zinskauf · CC BY-SA 4.0 · Wikimedia Commons
TPU v1 (deployed 2015, revealed 2016) was a 28 nm inference ASIC built in 15 months after Google calculated that voice search at scale would otherwise require doubling its data centers. v2 (2017) added training, HBM and the first pods; v3 (2018) went liquid-cooled at 1,024-chip scale and trained early BERT-era models. Together they proved a hyperscaler could out-build the merchant market for its own workloads — the argument every custom AI chip since has followed. AlphaGo ran on TPUs when it beat Lee Sedol in 2016.
Especificaciones y datos clave
Cada cifra está etiquetada según su base: especificación del fabricante, declaración del fabricante, dato publicado, estimación u oficial. "No divulgado públicamente" significa exactamente eso — nunca inventamos valores.
Overview
Cómputo
Cómo se conecta con el resto del stack
Los enlaces de esta ficha de un vistazo: haz clic en un grupo para ir directamente a él.
Diseñado por
Usado para entrenar
Sucedido por
Relacionado
Fuentes
Registro revisado a fecha de 2026-01-15 — ver Metodología.