★
菜单
首页 构建方式 关注列表 技术栈
硬件 芯片芯片对比 服务器与系统网络 内存晶圆代工与封装 散热
设施 数据中心电力 项目云计算与 GPU 算力
智能 AI模型软件 AI产品基准测试 研究论文数据集 概念
生态系统 公司股票 人员时间线 趋势AI 的未来
学习 新闻 数据问答 AI助手
关于 关于我们 方法论 数据与API 免责声明
选项
数据与API

免费只读JSON接口,访问本站缓存数据。

深色模式

引导视图
对芯片、数据中心和模型术语感到陌生?我们在浏览过程中以通俗语言解释关键术语,内置辅助说明,数据内容完全一致。

专业视图
您已熟悉这套体系。这里只呈现数据:简洁、快速、紧凑,无多余说明。这是默认视图。

界面语言
‹ 返回
首页 › 芯片 › Cerebras WSE-3

Cerebras WSE-3

芯片 晶圆级 发货中

A single chip the size of a dinner plate: 4 trillion transistors, 900,000 cores.

您正在查看一条芯片记录:该处理器是什么、其关键规格、谁设计它、谁制造它、谁供应其零部件,以及它被用在哪里。

Cerebras builds the largest chip ever made — an entire 300 mm wafer as one device. WSE-3 packs 4 trillion transistors, 900,000 cores and 44 GB of on-chip SRAM with 21 PB/s of internal bandwidth, sidestepping the HBM bottleneck entirely. The trade: models must be sharded across machines for weights, which Cerebras turned into an inference-speed story — serving Llama-class models at thousands of tokens per second. G42 of the UAE is its anchor customer; the company filed to IPO in 2024.

规格与关键参数

每个数据均标注来源依据:厂商规格、厂商声明、公开报道、估算或官方数据。"未公开披露"即字面含义——我们从不捏造数值。

Overview

Designer Cerebras Systems
Announced March 2024

Manufacturing

Foundry / process TSMC N5, single full waferVendor spec
Transistors 4 trillionVendor spec
Die size 46,225 mm²Vendor spec

内存

On-chip memory 44 GB SRAM at 21 PB/sVendor spec

算力

FP16 125 PFLOPS (with Cerebras sparsity)Vendor claim

电力

System power ~23 kW per CS-3 systemVendor spec

Physical

Cores ~900,000Vendor spec

它如何与整个技术栈相连

本记录的关联链接一览——点击分组可直接跳转。

设计方

由……制造

内部包含

竞品

来源

Cerebras WSE-3 announcement ↗

记录审阅截至 2026-01-15 — 查看 方法论.