★
メニュー
ホーム 構築の仕組み ウォッチリスト スタック
ハードウェア チップチップを比較する サーバー・システムネットワーク メモリファウンドリーとパッケージング 冷却
施設 データセンター電力 プロジェクトクラウド・GPU コンピューティング
インテリジェンス AIモデルソフトウェア AI製品ベンチマーク 研究論文データセット一覧 概念一覧
エコシステム 企業一覧株式 人物タイムライン トレンドAIの未来
学ぶ ニュース データに質問する AIエージェント
概要 サイトについて 調査手法 データ&API 免責事項
オプション
データ&API

サイトのキャッシュデータへの無料読み取り専用JSONアクセス。

ダークモード

ガイドビュー
チップ、データセンター、モデルの専門用語に不慣れな方へ:閲覧しながら重要な用語をわかりやすく解説します。同じデータを、ヘルプ付きでご利用いただけます。

エキスパートビュー
あなたはすでに全体像を把握している。データだけをお届けします。クリーンで、速く、コンパクトに。余分な説明は不要。これがデフォルト表示です。

表示言語
‹ 戻る
ホーム › チップ › AMD EPYC 9005 (Turin)

AMD EPYC 9005 (Turin)

チップ CPU 出荷中

The 192-core x86 host CPU under a large share of the world's GPU nodes.

これはチップのレコードです。このプロセッサの概要、主要スペック、設計・製造・部品供給を担う企業、および用途を紹介します。

Fifth-generation EPYC scales to 192 Zen 5c cores and 12-channel DDR5. In AI clusters its job is host duty — feeding accelerators, running dataloaders and storage stacks — where AMD's core counts and PCIe 5.0 lane counts made it the default choice for many H100/MI300 platforms.

仕様・主要事実

各数値には根拠の種別を明記しています:ベンダー仕様、ベンダー主張、報道値、推定値、または公式値。「非公開」とある場合はその通りであり、当サイトが値を創作することは一切ありません。

Overview

Designer AMD
Cores up to 192 (Zen 5c) / 128 (Zen 5)Vendor spec
Launched October 2024

Physical

I/O 128–160 PCIe 5.0 lanes; 12-channel DDR5-6400Vendor spec

スタック全体とのつながり

このレコードのリンク一覧 — グループをクリックするとジャンプします。

設計者

AMD

製造元

競合製品

出典

AMD EPYC 9005 launch ↗

レコードのレビュー時点: 2026-01-15 — 表示 調査手法.